Analyse temporelle dans la conception de circuits imprimés à grande vitesse

Pour les ingénieurs de conception de systèmes numériques, l'analyse temporelle est une partie importante de la conception de circuits imprimés à-haute vitesse. En particulier avec l'émergence du bus 100 M, une fois que le taux de front du signal atteint les picosecondes, les performances du système dépendent davantage de la conception frontale-, qui nécessite une analyse et un calcul précis de la synchronisation au début de la conception. L'analyse temporelle et l'intégrité du signal sont indissociables, et une bonne qualité de signal est la clé pour garantir les relations temporelles. Les problèmes de qualité du signal causés par la réflexion, la diaphonie et d'autres phénomènes sont susceptibles d'entraîner un décalage temporel et un désordre, et nous devons considérer les deux ensemble lors de la conception.

Le point de départ de l'analyse temporelle consiste à déterminer le schéma de conception en fonction de l'établissement du signal ou de la relation de temps de maintien. Cette méthode couvre l'ensemble du processus de conception, y compris la conception des circuits intégrés, la conception des cartes et la conception du système.

Le temps-de-vol fait référence à la différence entre le moment où le signal est envoyé et le moment où le signal est stable à l'extrémité de réception, et est utilisé pour exprimer le retard causé par le câblage et la charge . Dans le cas d'une faible vitesse, elle peut être déterminée par une méthode approximative, mais dans la conception d'un circuit imprimé à grande vitesse-, elle doit être déterminée par une méthode de simulation en raison de facteurs tels que la charge et l'effet de la ligne de transmission. Une fois le temps de vol déterminé, le calcul de la synchronisation peut être mis en œuvre à l'aide d'un tableau ou d'une méthode manuelle pour vérifier si le signal répond aux exigences d'échantillonnage et de maintien du signal. De même, inversez ce processus pour obtenir des règles de longueur de routage.

La caractéristique du mode d'horloge commun est que les horloges des émetteurs-récepteurs sont fournies par la source d'horloge commune. Il a deux caractéristiques. La première est que les données doivent atteindre l'extrémité de réception en un cycle, et la seconde est que la différence d'horloge a une grande influence sur la synchronisation.

Habituellement, lorsque l'horloge et les données sont pilotées par le même type d'interface, le calcul de la synchronisation ne doit prendre en compte que la différence de phase entre elles. Si ce n'est pas le cas, la différence de phase (comme la longueur du câblage) doit être ajustée en fonction du temps de vol. Le procédé dans le sens où l'acheminement de l'horloge de données est de longueur égale devient inefficace.

Dans la conception, d'autres facteurs tels que le bruit de commutation, les interférences entre-symboles et les boucles non-idéales ont un impact sur la phase du signal. Par conséquent, d'une part, nous devrions raisonnablement ajouter des marges de conception dans la conception de la synchronisation, et d'autre part, nous devons adopter d'autres méthodes de conception pour réduire l'influence des interférences.